【文/科工力量 柳葉刀】

在去年的2019年度“三星晶圓代工論壇（Samsung Foundry Forum）”會(huì)議上，三星宣布了3nm工藝，明確會(huì)放棄FinFET晶體管，轉(zhuǎn)向GAA環(huán)繞柵極晶體管技術(shù)。如今又有消息披露，英特爾在5nm節(jié)點(diǎn)將會(huì)放棄FinFET，也要轉(zhuǎn)向GAA。三家晶圓代工巨頭中已經(jīng)有兩家改變風(fēng)向，雖然臺(tái)積電在其3nm工藝細(xì)節(jié)上還是秘而不宣，但放棄FinFET工藝似乎也已無(wú)懸念。

從平面MOSFET到FinFET  一切都為高集成度芯片

登上舞臺(tái)不到十年，如今FinFET卻又要黯然退場(chǎng)，強(qiáng)留似乎已經(jīng)不可能。但是在市場(chǎng)的需求、技術(shù)的進(jìn)步的大潮之下，從平面MOSFET（金屬氧化物半導(dǎo)體效應(yīng)晶體管），到FinFET（鰭式場(chǎng)效應(yīng)晶體管），再到接下來(lái)GAA（環(huán)繞柵極），一切工藝都是為更高集成度的芯片服務(wù)。

自平面MOSFET器件工藝誕生后，特征尺寸就在不停地縮小，按照摩爾定律的描述，集成度幾乎是18個(gè)月翻一番。尺寸的縮小不但降低了單個(gè)晶體管的成本，還可以增加晶體管的開(kāi)關(guān)速度。從上個(gè)世紀(jì)九十年代的多媒體PC，本世紀(jì)初的互聯(lián)網(wǎng)PC，到2010年代的智能移動(dòng)設(shè)備，這一系列新應(yīng)用市場(chǎng)的打開(kāi)與處理器芯片性能提升密切相關(guān)。

在晶體管特征尺寸微縮的過(guò)程中，也遇到過(guò)各種困難，但是通過(guò)將鋁互聯(lián)改成銅互聯(lián)，在柵極加入High-k材料、引入Stress engineering等方法都可以在不改變平面器件工藝的情況下把尺寸做小。

但是當(dāng)柵極長(zhǎng)度逼近20nm門(mén)檻時(shí)，對(duì)電流的控制能力急劇下降，漏電率也在升高，傳統(tǒng)的平面MOSFET看似走到了盡頭，材料的改變也無(wú)法解決問(wèn)題。

這時(shí)候，由加州大學(xué)伯克利分校胡正明教授給出了新的設(shè)計(jì)方案，也就是FinFET晶體管。在FinFET中，溝道不再是二維的，而是三維的“鰭（Fin）”形狀，而柵極則是三維圍繞著“鰭”，這就大大增加了柵極對(duì)于溝道的控制能力，從而解決漏電問(wèn)題。

胡正明在2001年在學(xué)界正式提出FinFET方案，但是真正的被商業(yè)落實(shí)還要等到十年以后。英特爾在FinFET工藝上率先出手，在2011年推出商業(yè)化的FinFET工藝技術(shù)，之后臺(tái)積電也迅速跟進(jìn)，在16nm節(jié)點(diǎn)中使用了FinFET。從16/14nm開(kāi)始，F(xiàn)inFET成為了半導(dǎo)體器件的主流選擇。

不過(guò)，胡正明當(dāng)初還提出了另一種方案，基于SOI的超博絕緣層上硅體技術(shù)FD-SOI（完全耗盡型絕緣硅）晶體管技術(shù)。該工藝在制成的芯片在物聯(lián)網(wǎng)、汽車(chē)、網(wǎng)絡(luò)基礎(chǔ)設(shè)施、消費(fèi)類(lèi)領(lǐng)域也具有一定的市場(chǎng)，三星、格芯、IBM、ST也一直力推，但相較于FinFET工藝，F(xiàn)D-SOI一直在二線徘徊。另外，業(yè)內(nèi)專(zhuān)家也指出，由于其襯底成本高，越往上走的尺寸越難以做小，最高水平最多走到12nm，后續(xù)難以為繼。

榮光不到十年  FinFET的替代者出現(xiàn)

自英特爾2011年商業(yè)化FinFET工藝技術(shù)后，F(xiàn)inFET體系結(jié)構(gòu)也在持續(xù)進(jìn)行改進(jìn)，以提高性能并減小面積。但是物聯(lián)網(wǎng)、大數(shù)據(jù)、人工智能、智能駕駛等新應(yīng)用層出不窮，對(duì)芯片的性能提出了更高的要求。

到了5nm節(jié)點(diǎn)后，雖然已經(jīng)使用上了EUV光刻技術(shù)，但是基于FinFET結(jié)構(gòu)進(jìn)行的芯片尺寸的縮小，就變得更加困難。FinFET工藝制造、研發(fā)成本也越來(lái)越高，即使在7nm、5nm仍能堅(jiān)持，但是再往前似乎已經(jīng)是力不從心。

圖自《IEEE SPECTRUM》官網(wǎng)

市場(chǎng)對(duì)于高性能芯片的渴望不斷推動(dòng)技術(shù)的演進(jìn)，在人們?yōu)?nm節(jié)點(diǎn)工藝擔(dān)憂的時(shí)候，新的環(huán)繞柵極（GAA）器件出現(xiàn)了。與FinFET工藝中的立體溝道三面都被柵極圍繞不同，到了GAA，溝道由納米線（nanowire）構(gòu)成，其四面都被柵極圍繞，從而再度增強(qiáng)柵極對(duì)溝道的控制能力，有效減少漏電。

三大晶圓代工巨頭開(kāi)始轉(zhuǎn)向  FinFET的退出3nm節(jié)點(diǎn)難挽回

在GAA工藝上，三星算是手疾眼快，搶先在英特爾、臺(tái)積電之前率先接棒。2018年三星公布了被稱(chēng)為多溝道FET（multi-bridge-channel FET，MBCFET）的環(huán)繞柵極工藝，事實(shí)上多年之前就開(kāi)始了研發(fā)。在2017年的VLSL  technology symposium會(huì)議上，IBM就發(fā)表了與三星和Global Foundries合作研發(fā)5nm GAA晶體管。